

JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

63249375 A

(43) Date of publication of application: 17.10.1988

(51) Int. Cl

H01L 29/78

G11C 17/00, H01L 27/10

(21) Application number:

62082988

(22) Date of filing:

06.04.1987

(71) Applicant:

OKI ELECTRIC IND CO LTD

(72) Inventor:

ONO TAKASHI KITAZAWA SHOJI


(54) DATA ERASING METHOD FOR SEMICONDUCTOR MEMORY DEVICE

(57) Abstract:

PURPOSE: To make it possible to easily perform electrical erasing of data as well as writing of data, by changing voltage applying conditions.

CONSTITUTION: A reverse bias voltage of about 2~3 V is applied to a source 43 in order to make a current not to flow from the source 43 to a substrate 41, and a reverse bias voltage of about 14 V is applied between a drain 42 and the substrate 41. Then hot holes, for example, are generated by avalanche effect in the vicinity of a drain junction part below a gate oxide film 44. These hot holes are injected into a floating gate 45, in which electric charges are neutralized by the holes. By changing voltage applying conditions in this manner, not only the data writing but also the data erasing are electrically enabled.

COPYRIGHT: (C)1988,JPO&Japio



⑩ 日本国特許庁(JP)

①特許出願公開

⑩公開特許公報(A)

昭63-249375

@Int_Cl_4	識別記号	庁内整理番号		43公開	昭和63年(198	88)10月17日
H 01 L 29/78 G 11 C 17/00 H 01 L 27/10	3 7 1 3 0 9 4 3 3	7514-5F C-7341-5B 8624-5F	客査請求	未請求	発明の数 1	(全8 頁)

49発明の名称

半導体記憶装置のデータ消去方法

②特 頤 昭62-82988

 ⑰発 明 者
 小 野
 隆

 ⑰発 明 者
 北 沢
 章 可

 ⑪出 願 人
 沖電気工業株式会社

②代 理 人 <u>弁理士</u> 清 水 守

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号

明 細 曹

1. 発明の名称

半導体記憶装置のデータ消去方法

2. 特許請求の範囲

- (1) コントロールゲートとフローティングゲートを有するMOS型トランジスタを記憶単位とする半導体記憶装置のデータ消去方法において、
- (a) 前記MOS型トランジスタのソースから基板 に電流が流れないように逆偏倚電圧を印加し、
- (c) 前記MOS型トランジスタのコントロールゲートの電位は該MOS型トランジスタのチャネル 電流が流れることを阻止する電位とし、フローティングゲートに貯えられている電位を除去することを特徴とする半導体記憶装置のデータ消去方法。
- (a) 前記MOS型トランジスタはロチャネルを形

1.

- (b) 紋 n M O S 型トランジスタのソースを基板電 位に対して正に偏倚し、
- (c) 前記 n M O S 型トランジスタのドレイン電位を 2 0 0 μ A 以下のドレイン電流が流れる正の電位とし、
- (d) 前記 n M O S 型トランジスタのコントロールゲート電位を前記 n M O S 型トランジスタのチャネル電流が流れることを阻止する電位とし、前記フローティングゲートに潜えられた負電位を除去することを特徴とする特許請求の範囲第1項記載の半導体配復装置のデータ消去方法。
- (3) 前記負電位を除去する時の n M O S 型トランジスタのドレイン電位は前記フローティングゲートに電子を往入する場合の電位と異なることを特徴とする特許請求の範囲第2項記載の半導体記憶装置のデータ消去方法。
- (4) 前紀負電位を除去する時の n M O S 型トランジスクのソース電位は前紀フローティングゲートに電子を注入する場合の電位と異なることを特

做とする特許請求の範囲第2項記載の半導体記憶 装置のデータ消去方法。

(5)

- (a) 前記MOS型トランジスタはpチャネルを形成し、
- (b) 前記 p M O S 型トランジスタのソースを基板で位に対して負に傾倚し、
- (c) 前記 p M O S 型トランジスタのドレイン電圧を 2 0 0 μ A 以下のドレイン電流が流れる負の電位とし、
- (d) 前記 p M O S 型 トランジスタのコントロールゲート電位を前記 p M O S 型 トランジスタのチャネル電流が流れることを阻止する電位とし、前記フローティングゲートに蓄えられた正電位を除去することを特徴とする特許の範囲第 1 項記載の半導体記憶装置のデータ消去方法。
 - (6) 前記正電位を除去する時の p M O S 型 トランジスタのドレイン電位と前記フローティングゲートに正孔を注入する場合の電位とは異なることを特徴とする特許請求の範囲第 5 項記載の半導体

- (7) 前記正電位を除去する時のpMOS型トランジスタのソース電位は前記フローティングゲートに正孔を注入する場合の電位とは異なることを特徴とする特許請求の範囲第5項記載の半導体記憶装置のデータ消去方法。
- 3. 発明の詳細な説明

記憶装置のデータ消去方法。

(産業上の利用分野)

本発明は、半導体配位装置のデータ消去方法に 係り、特に、SPROM (Electrically Programable Read Only Memory) のデータ消去方法に関するも のである。

(従来の技術)

世来、このような分野の技術としては、例えば、
(1) "Modern MOS Technology" Dewitt G. Ong
P.212-216, McGraw-Hill Book Company
(2) "COMPARISON AND TRENDS IN TODAY'S
DOMINANT B" TECHNOLOGY" '86 IEDM 26-1.

第7図は上記(1) に示されるEPROM セルの断面 図である。

図中、1はp型基板、2はフィールド酸化膜、3はドレインとなるn・拡散層、4はソースとなるn・拡散層、5ゲート酸化膜、6はフローティングゲートとなる第1の多結晶シリコン、7は酸化膜、8はコントロールゲートとなる第2の多結晶シリコンである。

値電圧)が高くなり、リード時に電流が殆ど流れなくなり、データが書き込まれたことになる。

一方、BPBON の消去は繋外線を照射し、費き込まれたフローティングゲート 6 中の電子が励起されて、前記フローティングゲートの外へ消失することで達成される。

次に、書き込み、博去共に電気的に行える E*
PROM(Blectrical Brassble and Programmable ROM)
について述べる。

まず、第8図は従来のFLOTOX型 (Floating gate tunnel oxide) E* PROM セルの新面図である。

図中、11はp型基板、12はフィールド酸化膜、 13はドレインとなる n・拡散層、14はソースとなる n・拡散層、15はゲート酸化膜、16はトンネル 酸化膜、17はフローティングゲートとなる第 1 の 多結晶シリコン、18は酸化膜、19はコントロール ゲートとなる第2の多額晶シリコンである。

この図に示されるように、ゲート酸化膜15の一部が膜厚が薄いトンネル酸化膜16となって、ここに電流を流してフローティングゲート17に電子を出し入れするようにしている。

次に、第9図は従来のTextured (多結晶) poly 型 E* PROMセルの断面図である。

図中、21はシリコン基板、22は酸化膜、23は第1の多結晶シリコン、24はフローティングゲートとなる第2の多結晶シリコン、25は響き込み消去を行うための第3の多結晶シリコンである。

この図に示されるように、第1の多結晶シリコン23上の酸化膜22をトンネル膜として利用し、フローティングゲート24に電子を出し入れするようにしている。

次に、第10図は従来のNNOS型 (Neta) Witride Oxide Silicon) E' PROMセルの新面図である。

図中、31はn型基板、32はpウェル、33はドレインとなるn。 拡散層、34はソースとなるn。 拡 散層、35は酸化膜、36は第1の多結晶シリコン、

のTextured poly 型では第3の多結晶シリコン形成工程、上記(4) のMNOS型ではシリコン室化膜形成工程が増えるという欠点があった。

本発明は、上記した欠点を除去し、 EPRONと同等の面積及び工程で、しかも紫外線を用いず記憶されたデータを電気的に博去できる半導体記憶装置のデータ博去方法を提供することを目的とする。 (問題点を解決するための手段)

本発明は、上記問題点を解決するために、コントロールゲートとフローティングゲートを有事を MOS型トランスタを記憶単位とする半導から を変更のデータ消去方法において、ソースの で電流が流れなうに逆偏倚電圧を印加レレス が流れる逆偏倚電圧を印加レレス が流れる逆偏倚電圧を印加レレス が流れる逆偏倚電圧を印加し、前配MOS型トランジスタのチャネル電流が流れること MOS型トランジスタのチャネル電流が流れることを を駆止可能な電位を除去するようにしたもの である。 37はシリコン窒化胶、38は第2の多結晶シリコンである。

この図に示されるように、シリコン窒化膜37中に電荷を貯える方式で、データの書き込み、消去は前記2方式と同様にトンネル電流によって行われる。

(発明が解決しようとする問題点)

しかし、上記したいずれの方法であっても以下 に述べるような欠点があった。

まず、第1に上記(1) の BPRONでは紫外線によって消去するため、パッケージに紫外線を透過するように窓を形成することが必要となり、組立工程の煩雑化、コスト高を招き、又、紫外線照射器も必要となる欠点があった。

次に上記(2) 乃至(4) の 3 種の B* PROMでは、 調去後の V・が下がり過ぎてデブレッション型Tr (トランジスタ) 特性を示すため、 V・が一定の セレクトTrが 1 セルに 1 個必要となり、セル面積 が増大するという欠点があった。又、上記(2) の FLOTOX型ではトンネル酸化膜形成工程、上記(3)

(作用)

(実施例)

以下、本発明の実施例について図面を参照しながら詳細に説明する。

第1図は本発明の一実施例を示すaMOS BPROMの データ情去方法を示す工程図、第2図は本発明を 実施するaMOS BPROMセルの概略図である。

第2回において、41はp型シリコン基板、42は その基板に形成されるドレインであるn・拡散層、 43はソースとなる n・拡散層、44は第1ゲート酸化膜、45はフローチィングゲートとなる第1の多結晶シリコン層、46は第1の多結晶シリコン層上のシリコン酸化膜、47はコントロールゲートとなる第2の多結晶シリコン層である。

この図に示されるように、P型シリコン基板41上に膜厚 300人の第1ゲート酸化膜44、膜厚3000人の第1の第1の多結晶シリコン層45、その多結晶シリコン845上に膜厚 400人の酸化膜46、更に、その上に膜厚3000人の第2の多結晶シリコン層47からなる BPROMセルをセルファライン技術を用いて形成する。また、ドレインとなる点・拡散層42及びソースとなるn・拡散層43の深さxjは約0.25μm、EPROM セルの実効ゲート長は 0.8μm (ゲート長1.2 μm) であり、紫外線消去した場合の Vriは 1.8 v (第3図における初期値 Vri) である。

このメモリセルにおけるデータの書き込みは、以下のように行う。

まず、 V。 = 13 v , V , - V , = 0 , にしてお き、この状態で、ドレイン42に V。 - 8 v のパル

れるが、その電流は 100 μ A 程度と非常に少ない。 これはソース電圧 Vs が 2 v と高く、ソース・ド レイン間電流が流れないためである。もし、ソー ス電圧を 0 v にすると消去はできるが、ブレーク ダウンが発生し、ドレイン電流が過大となり配線 の熔断やセルの熱破壊を引き起こす可能性がある。

実際におけてレインでは、 Vreを 0 Vree 0 V

スを 0.1 msec印加する。このようにすると、メモリセルの V, は1.8 vから約6 vに上昇し、データがむき込まれたことになる。この書き込み方法は従来の EPRONのデータの書き込み方法と同じである。

次に、この書き込まれたデータの消去方法について説明する。

まず、第1図(a) に示されるように、スイッチ l を閉じ、スイッチ B は開いておき、このセルに V₆ - V₈ - O₇ . V₈ - 2 v を印加する。

次いで、第1図(b) に示されるように、スイッ チェを閉じて、 V。 =14 v のパルスをドレイン42 に加える。

この条件でのパルス印加時間と V_T の関係を第3回に示す。

この図に示されるように、 V: = 6.6 v であったセルが50msec印加後は V: = 2.0 v とほぼ書き込み以前に戻っており、かつ、そこで情去が飽和しようとしているのがわかる。前記情去時のバイアスの条件ではドレインにアバランシェ電流が流

での2次アパランシュ発生と続き、遂にブレーク ダウンへ到る。 Va = 0 vの場合のブレークダウ ン電圧は約9 v である。しかし、ソース電圧 V。 を正電圧に保つ、即ち、NP接合を逆パイアス状態 に保っておけば前記アパランシェによるソース・ 基板接合の順パイアス状態は起こり難くなるので 当然ドレイン電圧がある程度上昇しアベランシェ 電流が増加してもプレークダウンには到り強くな る。実際、第4図に示すように、ソースはE V. が1v~3vと上がるにつれてブレークダウンに 到るまでのドレイン電圧 Va , ドレイン電流 to が増加しているのがわかる。このことはソースを 基板に対して逆パイアスとすることで過大電流の **波れるブレークダウンの発生を回避しながら、消** 去に寄与する所のアパランシェ現象を維持できる ことを示すものである。

次に、ソース電圧 V。 ~ 2 v と固定した場合のドレイン電圧・ドレイン電流特性を第 5 図に示す。ここでは、パラメータとしてフローティングゲート電位 Vroをとっており、基板電位は 0 v である。

この図に示されるように、 Vreが小さい程アバランシェが低いドレイン電圧で発生していることがわかる。これはドレイン近傍のPN接合部での電界がフローティングゲート電位 Vreが低い程強くなるためである。

実際の BPROMセルでは、フローティングゲート 電圧 Vreは、コントロールゲート電圧 Ve 、ドレイン電圧 Ve 、ソース電圧 Ve 、基板電圧 Ve との容量結合で決定されるわけであるが、書き込み後セル(電子を蓄積している)で前記消去方法のパイアス条件では Vreは約-2 ×程度であり、それが消去完了後は約+2 ×程度になるものと予想される。

ここで、書き込み時間は $1 \equiv 0.1$ msec、消去時間は $1 \equiv 100$ msec である。 200 サイクル目 (書き込み 100 回 + 消去 100 回)でも、書き込み後 V_{τ} と消去後の V_{τ} の差は約 3 v あり、十分にメモリとして使用できる。

以上、過常の BPROM セルを用いて電気的に低電流で消去でき、かつ、消去後 Vァ が安定なので、 前記 B*PROM のようなセレクトTrも不要な新しい 電圧印加条件であり、簡単な製造工程で、かつ、 セル面積の小さい安価な電気的番き込み消去可能 なROM が実現できる。

なお、以上述べた実施例はnMOS型の場合であるが、pMOS型の場合でも同様の動作が可能である。

第11団は係る本発明を実施するためのpHOS型のEPROM セルの概略図であり、第12図は本発明の他の実施例を示すpHOS型のEPROM のデータの消去方法の工程図である。

第11図において、51は n 型シリコン差板、52は その遊板に形成されるドレインである p・ 拡散層、 53はソースとなる p・ 拡散層、54は第 1 ゲート酸 Vr. = 2 v では 1。は急減し、1 μ A 程度となっている。このように、第 3 図に示した消去の飽和現象を説明することができる。消去が進み、 Vr. がある程度以上高くなると、アバランシェ電流は急減し、消去は飽和する。この現象を利用すれば十分時間を加えた消去後の Vr. を印加ドレイン電圧 Vo. を変化することにより容易に調整することが可能である。

以上、ソース電圧を上げることによりドレイン電波を減らし、実用的なアバランシェ消去ができることを示したが、これは基板電圧 V。を例えば、一3 Vとバイアスすることによっても可能である。又、前記ソース電位を電気的にフローティングにしていても消去時に前記ソース電極がソース・ドレイン間のリーク電流により正電位に深くので前記ソース電位を正にバイアスした場合と同等の効果が得られる。

次に、以上述べた方法で1つの前紀メモリセル で電気的費き込み消去を繰り返した時の V, 特性 図を第6回に示す。

化膜、55はフローティングゲートとなる第1の多結晶シリコン暦、56は第1の多結晶シリコン暦上のシリコン酸化膜、57はコントロールゲートとなる第2の多結晶シリコン暦である。

なお、本発明は上記実施例に限定されるもので

特開昭63-249375(6)

はなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。

(発明の効果)

以上、詳細に説明したように、本発明によれば、 (1) 電圧の印加条件を変えることにより、データ の書き込みだけでなく、データの消去も電気的に 容易に行なうことができる。

- (2) BPRON と同等の面積及び工程で、しかも繋外 線を用いず、記憶されたデータを相去することが できる。
- (3) メーカーは完全なデータ書込及び書込後検査を行った後、データを消去してOTP を出荷することが可能となる。また、ユーザー側でのデータ消去、再データ書込も可能となる。
- (4) 集積回路内部で高電圧を発生させることにより、ボード上に実装した状態で ROMデータの変更が可能となる。


4. 図面の簡単な説明


第1図は本発明の一実施例を示すaNOS EPROMの

51… n 型シリコン碁板、52…ドレイン (p・ 拡散層)、53…ソース (p・ 拡散層)。

特許出願人 神 電 気 工 樂 株 式 会 社 代 理 人 弁理士 清 水 守 データ消去方法を示す工程図、第2図は本発明を実施するnMOS BPROMセルの機略図、第3図は消去時間対関値電圧特性図、第4図はフローティングゲート電位 Voc 電圧した場合のドレイン電圧ードレイン電流特性図、第5図はピードレイン電流特性図、第5図はピードレイン電流特性図、第5図は電圧・ドレイン電流特性図、第5図は電圧・ドレイン電流特性図、第5図は電圧・ドレイン電流特性図、第5図は電圧・ドレイン電流特性図、第6図は電気のようは近来のBPROMの断面図、第8図は従来のTextured poly 型 BPROMの断面図、第10図はMNOS型 BPROMの断面図、第11回は本発明を実施するためのphos型のEPROMセルの概略図、第12図は本発明の他の実施例を示すデータの消去方法の工程図である。

41… p型シリコン基板、42…ドレイン(n・拡 散層)、43…ソース(n・拡散層)、44,54…第 1ゲート酸化膜、45,55…フローティングゲート (第1の多結晶シリコン層)、46,56…第1の多 結晶シリコン層上のシリコン酸化膜、47,57…コ ントロールゲート(第2の多結晶シリコン層)、





特開昭63-249375(8)

